





计算机组成原理


多周期MIPS



- 不再区分**指令/数据存储器**，分时使用部分功能部件
- 主要功能单元输出端**增加寄存器锁存数据**
- 传输通路变短延迟变小，时钟周期变短




多周期MIPS CPU数据通路




多周期MIPS取指令阶段T1

$M[PC] \rightarrow IR$ $PC+4 \rightarrow PC$




多周期MIPS取指令阶段T2


译码、取数 $\text{Reg} \rightarrow \text{A}$ 、 B 、 $\text{PC}+4+\text{Imm}16 \ll 2 \rightarrow \text{C}$




R型指令执行状态周期T3~T4




LW指令执行状态周期T3~T5



Beq指令执行状态周期T3



多周期MIPS状态图





华中科技大学
计算机科学与技术学院
School of Computer Science & Technology, HUST

THANKS

计算机组成原理

